Laporan Akhir 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Vidio Percobaan

6. Analisa

7. Link Download

Percobaan 2

1. Jurnal[kembali]

2. Alat dan bahan [kembali]

Saat pratikum:

a.Panel DL 2203D

b.Panel DL 2203C

c.Panel DL 2203S

Gambar 2.1 Modul De Lorenzo

d.Jumper

Gambar 2.2. Jumper

Pada Proteus:

1. IC 74LS90

Gambar 2.3. IC 74LS90

2. IC 7493

Gambar 2.4. IC 7493

3. Power DC

Gambar 2.5. Power DC

4. Switch (SW-SPDT)

Gambar 2.6. Switch

5. Logicprobe

Gambar 2.7. Logic Probe

3. Rangkaian Simulasi [kembali]

Rangkaian Percobaan 2a

Rangkaian Percobaan 2b

4. Prinsip Kerja Rangkaian [kembali]

Rangkaian elektronika ini dirancang menggunakan kombinasi switch SPDT sebagai input logika atau pemicu clock manual, IC 74193 yang berfungsi sebagai counter sinkron 4-bit, gerbang logika NOR, serta dua buah seven segment display untuk memvisualisasikan hasil hitungan. IC 74193 berperan sebagai komponen utama yang mampu melakukan pencacahan naik (count up) maupun turun (count down). Mekanisme kerjanya bergantung pada pin mana yang menerima sinyal pulsa; jika clock masuk ke pin UP (pin 5), hitungan akan bertambah, sedangkan jika masuk ke pin DOWN (pin 4), hitungan akan berkurang. Output biner dari proses ini (Q0–Q3) kemudian diteruskan ke bagian tampilan agar dapat dibaca sebagai angka desimal.

Selain fungsi pencacahan dasar, rangkaian ini melibatkan gerbang NOR (U4) sebagai elemen kendali logika tambahan. Gerbang ini berfungsi menggabungkan beberapa sinyal input untuk memicu kondisi tertentu, seperti pembatasan hitungan atau reset otomatis, di mana output logika tinggi hanya dihasilkan jika semua inputnya rendah. Pada IC 74193 sendiri, terdapat fitur Master Reset (MR) di pin 1 yang aktif tinggi untuk mengenolkan hitungan, serta fitur parallel load (pin D0–D3) yang diaktifkan oleh pin PL (aktif rendah) untuk memasukkan data awal secara langsung.

Namun, berdasarkan pengamatan pada skema, terdapat beberapa kesalahan fatal yang membuat rangkaian tidak dapat beroperasi. Pertama, jalur input clock tidak terhubung secara fisik ke pin UP atau DOWN, sehingga IC tidak pernah menerima pemicu untuk mulai menghitung. Kedua, konfigurasi gerbang NOR menyebabkan kesalahan logika yang membuat counter terkunci dalam kondisi reset atau load terus-menerus setiap kali diberi sinyal. Terakhir, visualisasi angka gagal muncul karena tidak adanya dekoder BCD to seven segment yang sesuai, sehingga meskipun counter bekerja, perubahan logika output tidak dapat diterjemahkan ke layar display.

5. Vidio percobaan [kembali]