Laporan Akhir 1
[KEMBALI KE MENU SEBELUMNYA]
Laporan Akhir 1JK Flip-flop dan D Flip-flop
1. Jurnal [kembali]
2. Alat dan Bahan [kembali]
Gambar 1.1 DL2203C Module D’Lorenzo
Gambar 1.2 DL2203S Module D’Lorenzo
Gambar 1.3 Jumper
Alat yang di gunakan :
- Power Supply
- Ground
- SPDT
- IC 74LS112
- IC 7474
- Logic Probe
3. Rangkaian Simulasi [kembali]
4. Prinsip Kerja Rangkaian [kembali]
Prinsip JK Flip-Flop
JK flip-flop adalah pengembangan dari RS flip-flop yang dilengkapi dengan input tambahan agar kondisi terlarang dapat diatasi. Flip-flop ini memiliki dua input, yaitu J dan K, serta sebuah sinyal clock yang berfungsi sebagai pengendali. Prinsip kerjanya adalah ketika J=0 dan K=0, maka flip-flop berada pada kondisi hold (output tidak berubah); ketika J=0 dan K=1 maka flip-flop akan reset (Q=0, Q̅=1); ketika J=1 dan K=0 maka flip-flop akan set (Q=1, Q̅=0); dan ketika J=1 serta K=1 maka flip-flop bekerja pada mode toggle, yaitu output Q selalu berubah ke keadaan berlawanan setiap kali ada pulsa clock. Dengan demikian, JK flip-flop banyak digunakan pada rangkaian pencacah (counter) maupun pembagi frekuensi karena sifat toggle-nya.
Prinsip D Flip-Flop
D flip-flop merupakan flip-flop yang paling sederhana dalam penggunaannya karena hanya memiliki satu input data (D) selain clock. Prinsip kerjanya adalah output Q akan mengikuti logika dari input D pada saat sinyal clock aktif, sementara ketika clock tidak aktif, output akan tetap menyimpan keadaan terakhirnya. Jika D=1 pada saat clock aktif, maka Q akan menjadi 1 dan Q̅=0, sebaliknya jika D=0 pada saat clock aktif maka Q=0 dan Q̅=1. Karena kemampuannya menyimpan dan menyalurkan data sesuai irama clock, D flip-flop sering digunakan sebagai register, memori 1-bit, maupun pada sistem sinkronisasi data.
5. Video Rangkaian [kembali]
6. Analisa [kembali]
Komentar
Posting Komentar